`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2020/10/22 20:51:15
// Design Name: 
// Module Name: alu_pc
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module alu_pc(
    input  logic [31: 0] pc,
    output logic [31: 0] pc_plus4
    );

    assign pc_plus4 = pc + 4;
    
endmodule
